

UNITAT 17.- MULTIPLEXOR DE DUES ENTRADES

17.1.- INTRODUCCIÓ

Els blocs combinacionals són circuits integrats de MSI que realitzan funcions relativament complexes. Aquests blocs faciliten l'estructuració i realització dels sistemes digitals. i són principalment: codificador, decodificador, multiplexors, comparadors, sumadors, etc.


17.2.- OBJECTIUS

- Conèixer el funcionament d'un multiplexor de dues entrades
- Aplicar el teorema de Morgan en una funció lògica

17.3.- CONCEPTES BÀSICS

17.3.1.- Multiplexor de dues entrades


Un multiplexor és un selector d'entrades o canals cap a una sortida. La selecció es realitza mitjançant una entrada de control.



La taula de la veritat és:

A	B	C	S	SITUACIÓ
0	0	0	0	C = 0 S = A
0	0	1	0	C = 1 S = B
0	1	0	0	C = 0 S = A
0	1	1	1	C = 1 S = B
1	0	0	1	C = 0 S = A
1	0	1	0	C = 1 S = B
1	1	0	1	C = 0 S = A
1	1	1	1	C = 1 S = B

Simplificant per Karnaugh:



Expressió lògica:

$$S = A \cdot \bar{C} + B \cdot C$$

Comprovació:


$$C = 0 \quad S = A \cdot \bar{0} + B \cdot 0 = A \cdot 1 = A$$

$$C = 1 \quad S = A \cdot \bar{1} + B \cdot 1 = B \cdot 1 = B$$

L'expressió lògica $S = A \cdot \overline{C} + B \cdot C$ té les operacions suma, producte i negació. La seva implementació necessaria de tres circuits integrats però si apliquem els teoremes de Morgan es pot realitzar amb un sol circuit integrat.


$$\begin{array}{ll} \text{Expressió lògica:} & S = A \cdot \overline{C} + B \cdot C \\ \text{Teorema de Morgan:} & \overline{x + y} = x \cdot \overline{y} \\ \overline{\overline{x}} = A \cdot \overline{C} & \rightarrow \quad x = \overline{A \cdot \overline{C}} \\ \overline{y} = B \cdot C & \rightarrow \quad y = \overline{B \cdot C} \\ S = \overline{\overline{A \cdot \overline{C}} \cdot \overline{B \cdot C}} \end{array}$$

Implementació amb un sol integrat (4 portes lògiques):



17.3.2.- Multiplexor de quatre entrades

Un multiplexor de quatre entrades necessita dos entrades de control




C1	C0	S
0	0	A
0	1	B
1	0	C
1	1	D

Expressió lògica: $S = A \cdot \overline{C_1} \cdot \overline{C_0} + B \cdot \overline{C_1} \cdot C_0 + C \cdot C_1 \cdot \overline{C_0} + D \cdot C_1 \cdot C_0$

17.4.- PROCÉS OPERATIU

17.4.1.- Multiplexor de dues entrades



- a) Estudiar la funció lògica del multiplexor de dues entrades
 b) Muntar el circuit de la figura (12 connexions)

INT A - 1 (7400)	(7400) 3 - 12 (7400)
INT B - 9 (7400)	(7400) 8 - 13 (7400)
INT C - 4 (7400)	INT A - L1
(7400) 4 - 5 (7400)	INT B - L2
(7400) 5 - 10 (7400)	INT C - L3
(7400) 6 - 2 (7400)	(7400) 11 - L4

- c) Alimentar l'entrenador
 d) Comprovar la taula de la veritat

A	B	C	S	SITUACIÓ
0	0	0	0	$C = 0 \quad S = A$
0	0	1	0	$C = 1 \quad S = B$
0	1	0	0	$C = 0 \quad S = A$
0	1	1	1	$C = 1 \quad S = B$
1	0	0	1	$C = 0 \quad S = A$
1	0	1	0	$C = 1 \quad S = B$
1	1	0	1	$C = 0 \quad S = A$
1	1	1	1	$C = 1 \quad S = B$